| 000 | 0117922 a220036100 4500 | ||
|---|---|---|---|
| 001 | BUNESUM-10852 | ||
| 003 | OSt | ||
| 005 | 20241206121309.0 | ||
| 008 | 210930s ||||gr|||| 00| 0 spa d | ||
| 020 | _a84-7615-912-9 | ||
| 040 |
_aUNESUM _bspa _erda _cUNESUM |
||
| 041 | 0 | _aspa | |
| 090 | _a1200.0012.0686.REDES | ||
| 100 | 1 |
_aHENNESSY, JOHN L., _eautor |
|
| 245 | 1 | 0 |
_aARQUITECTURA DE COMPUTADORES : _bUN ENFOQUE CUANTITATIVO |
| 250 | _aPRIMERA EDICION | ||
| 264 | 3 | 1 |
_a[Lugar de publicación no identificado] : _bMC GRAW HIIL, _c1993 |
| 300 |
_a827 páginas : _bilustraciones, tablas, gráficas |
||
| 336 |
_atexto _btxt _2rdacontent |
||
| 337 |
_asin mediación _bn _2rdamedia |
||
| 338 |
_avolumen _bnc _2rdacarrier |
||
| 504 | _aIncluye indice | ||
| 650 | 1 | 4 | _aDISEÑO DE COMPUTADORAS |
| 650 | 1 | 4 | _aRENDIMIENTO Y COSTE |
| 650 | 1 | 4 | _aDISEÑO DE REPERTORIOS DE INSTRUCCIONES |
| 650 | 1 | 4 | _aIMPLEMENTACION DE PROCESADORES |
| 650 | 1 | 4 | _aSEGMENTACION |
| 650 | 1 | 4 | _aPROCESADORES VECTORIALES |
| 650 | 1 | 4 | _aDISEÑO DE LA JERARQUIA DE MEMORIA |
| 700 | 1 |
_aPATTERSON, DAVID A., _eautor |
|
| 900 |
_b2020-02-20 15:04:02 _c1993 |
||
| 942 |
_2z _cLIB |
||
| 999 |
_c5312 _d5312 |
||